考研笔记-计算机之计算机组成原理:总线
- 2026-09-20 07:14:40
——如阅读体验不佳，可转为横屏阅读；如微信无法横屏，可尝试文末方法。
表-总线类型 | |||
总线分类 | 作用范围 | 功能分类 | 传输方向 |
片内总线 | 芯片内部 | ||
局部总线 | 系统外部，芯片之间（专用总线） | ||
系统总线 | 系统内部，芯片之间（公用总线） （CPU，MM，I/O接口三大部件之间） | 数据总线 | 单条/总体：双向 |
地址总线 | 单条/总体：单向 | ||
控制总线 | 单条：单向 总体：双向（控制和反馈） | ||
通信总线 | 系统之间 |
表-总线特性 | |
总线特性 | 特性定义 |
机械特性 | 指总线在机械连接方式上的一些性能 |
电气特性 | 指总线的每一根传输线上信号的传递方向和有效的电平范围 |
功能特性 | 指总线中每根传输线的功能 |
规程特性 | 指总线中任一根线在什么时间内有效（即时序特性） |
表-总线性能指标 | |
总线性能指标 | 指标定义 |
信号线数 | 地址总线、数据总线和控制总线三种总线数的总和 |
总线宽度 | 数据总线的根数 |
总线带宽 | 总线的数据传输速率 |
时钟同步/异步 | 总线上数据与时钟同步工作的总线称为同步总线； 总线上数据与时钟不同步工作的总线称为异步总线 |
总线复用 | 一条信号线分时传送两种信号 |
控制方式 | 包括突发工作、自动配置、仲裁方式、逻辑方式、计数方式等 |
负载能力 | 即驱动能力，指当总线接上负载后，输入输出的逻辑电平是否能保持在正常的额定范围内。 总线输出信号为低电平时，要吸入电流，这时的负载能力即指当它吸收电流时，仍能保持额定的逻辑低电平；总线输出信号为高电平时，要输出电流，这时的负载能力即指当它输出电流时，仍能保持额定的逻辑高电平 |
说明： 1) 衡量并行总线速度的指标是最大传输速率，即单位时间内在总线上传输的最大信息量。 |
表-总线标准 | |||
总线标准 | 并行总线 | ISA | |
EISA | |||
VESA | 局部总线（专用总线，实现某一目的） | ||
PCI | |||
AGP | |||
串行总线 | RS-232 | 多用于DTE和DCE之间。RS-232电平与TTL电平的区别：①理电平的取值范围不同；②逻辑电平的定义不同。 | |
USB |
表-总线内部结构 | ||
总线内部结构 | 数据传送总线 | |
仲裁总线 | ||
中断和同步总线 | ||
公用总线 |
表-总线模块 | |||
分类依据 | 模块分类 | 模块特性 | 联系 |
是否拥有总线控制权 | 主模块 | 拥有总线控制权 | 主模块和从模块既可作为源模块也可作为目的模块 |
从模块 | 无总线控制权 | ||
总线上数据的传送方向 | 源模块 | 发送数据的模块 | |
目的模块 | 接收数据的模块 |
表-总线结构 | ||
总线结构 | 单总线 | |
双总线 | MM总线+I/O总线 | |
三总线 | MM总线+I/O总线+DMA总线；或 局部总线（CPU）+系统总线（MM）+扩展总线 | |
四总线 | 局部总线（CPU）+系统总线（MM）+高速总线+扩展总线 |
表-总线控制 | ||||
总线控制 | 判优控制（或仲裁逻辑 ） | 集中式（集中于CPU内） | 链式查询 | 确定总线使用权属于哪个设备所需总线数：2 |
计数器查询 | 确定总线使用权属于哪个设备所需总线数：log2n | |||
独立请求 | 确定总线使用权属于哪个设备所需总线数：2n | |||
分布式（分布于各接口） | 自举分布仲裁 | |||
并行竞争分布仲裁 | ||||
冲突检测分布仲裁 | ||||
通信控制 | 总线周期 | 定义 | 完成一次总线操作的时间 | |
周期划分 | 申请分配阶段 | 由需要使用总线的主模块提出申请，经总线仲裁机构决定下一传输周期的总线使用权授予某一申请者 | ||
寻址阶段 | 取得使用权的主模块通过总线发出本次要访问的从模块的地址及有关命令，启动参与本次传输的从模块。 | |||
传数阶段 | 主模块和从模块进行数据交换，数据由源模块（主模块或从模块）发出，经数据总线流入目的模块（从模块或主模块） | |||
结束阶段 | 主模块的有关信息均从系统总线上撤除，让出总线使用权。 | |||
同步通信 | 定义 | 通信双方由统一时标控制数据传送 | ||
统一（同步）时标来源 | 同步时钟 | 除通信双方的第三方提供（通信双方均无各自的时钟） | ||
通信双方各自提供自己的时钟，但由第三方同步 | ||||
同步信号 | 通信双方各自提供自己的时钟，通过同步信号同步，无需第三方介入 | |||
控制方式 | 同步方式 | 并行 | 为保证读写操作无误，有了稳定的地址信号，才给出读命令；有了稳定的地址信号和数据信号，才给出写命令；且这些信号应有一定的持续时间。 | |
读 | T1：主模块发地址 | |||
T2：主模块发读命令 | ||||
T3：从模块提供数据 | ||||
T4：主模块撤销读命令，从模块撤销数据 | ||||
写 | T1：主模块发地址 | |||
T1.5：主模块提供数据 | ||||
T2：主模块发出写命令，从模块接收到命令后，必须在规定时间内将数据总线上的数据写到地址总线指明的单元中 | ||||
T4：主模块撤销写命令和数据等信号 | ||||
串行 | 数据块的开始处添加同步字符（与异步方式相比通信速率较高） | |||
半同步方式 | 插入等待时钟 | 既保留了同步通信的基本特点，如所有的地址、命令和数据信号的发出时间都严格参照系统时钟的某个前沿开始，而接收方都采用系统时钟后沿时刻进行判断识别；同时又像异步通信那样，允许不同速度的模块和谐地工作。为此增设一条“等待”响应信号线，采用插入时钟（等待）周期的方式协调通信双方的配合问题。 | ||
分离方式 | 总线周期（传输周期）分为两个子周期，两个子周期都只有单方向的信息流，每个模块都变成了主模块 | 在第一个子周期中，主模块在获得总线的使用权后将命令、地址及其他有关信息，包括该主模块编号发到系统总线上，经总线传输后，由有关的从模块接受下来，一旦发送完，立即放弃总线使用权。 在第二个子周期中，当从模块接收到主模块发来的有关命令信号后，经选择、译码、读取等一系列内部操作，将主模块所需的数据准备好，便有从模块申请总线使用权，一旦获准，从模块将主模块的编号、从模块的地址、主模块所需的数据等一系列信息送到总线上，供主模块接收。 | ||
异步方式 | 并行 | 不互锁 | 三种方式撤销请求信号的时间方式不同 | |
半互锁 | ||||
全互锁 | ||||
串行 | 字符格式帧（与同步方式相比通信速率较低） |
表-USB总线 | ||
USB总线数据传输方式 | 等时传输 | |
控制传输 | ||
中断传输 | ||
批量传输 |
文章合集：
点击下方公众号主页，关注以阅读更多文章
——可选择“【右上角···】→【在浏览器中打开】”进行横屏阅读。
